文献综述
本课题的现状及发展趋势：
三维集成技术的出现，为半导体和微电子技术的持续发展提供了一个新的技术解决方案[1]。所谓三维集成，广义上是指将多层集成电路芯片堆叠键合，通过穿透衬底的三维互连实现多层之间的电信号连接[2-5]。近几年，硅通孔 (through-silicon vias，TSV) 技术发展迅速，拥有着低功耗、小外形、高性能和高堆叠密度等优势的它得到工业界的广泛认可，具有延续摩尔定律发展的潜力[15]。三维集成能够实现更小的芯片面积、更短的芯片间互连、更高的数据传输带宽，以及不同工艺技术的异质集成，从而大幅度降低芯片功耗，减小延时，提高性能，扩展功能，并为实现复杂功能的SoC提供可能。三维集成是一种与器件结构和工艺无关的技术方向，不但使微电子技术在当今CMOS的体系下，能够不依赖于特征尺寸的不断缩小而仍旧保持摩尔定律向前发展，并极有可能继续支持未来的非CMOS技术[6-9]。目前三维集成封装技术正处于基础研究的初级阶段，在该技术能得到实际应用之前,还有许多障碍需要消除。例如TSV的电热学方面存在高频损耗。目前三维集成电路还 达不到实际应用,但是已用两层 或三层叠加有源层制作了可说明将来三维集成电路概念的功能模型[10]。
随着电子封装持续向小型化、高性能的方向发展,基于硅通孔的三维互连技术已经开始应用到闪存、图像传感器的制造中,硅通孔互连技术的可靠性问题越来越受到人们的关注[17]。将硅通孔互连器件组装到PCB基板上,参照JEDEC电子封装可靠性试验的相关标准,通过温度循环试验、跌落试验和三个不同等级的湿度敏感性测试研究了硅通孔互连器件的可靠性.互连器件在温度循环试验和二、三级湿度敏感试验中表现出很好的可靠性。但部分样品在跌落试验和一级湿度敏感性测试中出现了失效。通过切片试验和扫描电子显微镜分析了器件失效机理并讨论了底部填充料对硅通孔互连器件可靠性的影响[10-15]。
基于TSV的三维集成电路充分利用了芯片的第三个维度，将多个裸片(Die)通过TSV（Through Silicon Vias）进行垂直互连，这不仅缩短了互连线长度，降低了互连功耗，而且提升了芯片集成密度，是集成电路发展的必然趋势。而TSV作为多个裸片之间的信号传输通道，其可靠性直接影响了整个芯片的良品率。但由于目前TSV制备工艺尚不成熟，使得在TSV制造、裸片绑定（bonding）、芯片运输和芯片使用过程中都可能出现与TSV相关的故障。为了解决该问题，有学者针对TSV短路和开路故障进行研究，提出了一种适用于绑定后（Post-bond）的TSV自测试电路[18]。
现如今对芯片集成度以及对电性能要求越来越高，近些年来3D封装发展迅速。其中硅通孔技术（TSV）被认为是实现3D封装的最好选择之一。因此TSV工艺逐渐成为微电子领域的热门话题之一，并且促进着微电子行业进一步向前发展。本课题分析了硅通孔技术的优点以及挑战，同时也简单介绍了硅通孔技术的应用[19-20]。
本课题的价值：TSV 技术已经应用于很多产品，如 MEMS，手机，CMOS 图像传感器（CIS）、生物应用设备和存储器[16]。由此可见，如今已经有了较多的 TSV 技术方面的研究和成果。TSV(Through Silicon Via)技术因为其低功耗、体积小等优势逐渐被应用到三维电子封装中。但是由于TSV的结构和使用的材料的特点，使得TSV结构在封装器件服役的过程中会面临很严重的可靠性问题，这些问题阻碍了TSV结构在三维电子封装中的使用率的增长，所以对TSV结构可靠性的研究正越来越多的被工业界关注。
以上是毕业论文文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
