全文总字数：1210字
毕业论文课题相关文献综述
随着现代科学技术的飞速发展，高精度的时间基准在高端科技领域或日常生活之中都有着非常重要的作用，一旦时间基准出现了偏差或误差，将会影响人们的生活，也有可能对一些生产活动造成重大的影响。为了在GPS卫星信号接收模块无法正常接收到GPS卫星授时信息中的PPS（秒脉冲）信号时，保障系统授时及网络时钟同步的正常运行，在卫星授时系统中就有必要设计一个网络时钟守时模块。否则当GPS卫星发生通信故障时，这些系统中的GPS卫星信号接收模块会无法正常接收到GPS卫星信号中的PPS（秒脉冲）信号，从而影响系统授时及网络时钟同步，影响系统的正常运行，甚至严重时会导致系统瘫痪。所以需要一个精准的守时时钟模块来应对这种状况，它可以在丢失PPS信号时在一段时间内输出稳定的时间信号[1-4]。
目前有几种比较常见的方案。比较传统的有上升沿同步和时间差反馈调整法，这两种方案比较简单，实现起来也不是很困难，但精度较低。其次是基于加法器(ABC)的全数字守时系统的实现方案，这是一种比较新颖的方案，利用GPS系统远程传输的标准时间信号快速在线测算出本地晶振的准确度和老化特性,由此确定出相应的补偿量,使之能够达到守时的目的，但是这种方案对算法的要求比较高，结构也相对复杂。除了以上三种方案还可通过预设时间差补偿值实现高精度守时；此方案正常情况下的精度可达300ns,并能保证在卫星失锁24h内的误差不超过20μs，由此，本课题设计模块在没有外部信号的输入下使用预设时间差的方式来守时，在有外部信号输入时通过反馈电路来实现 [5-8] 。
在分析大量资料的基础上，对守时系统做了较为系统的研究，尤其是对基于FPGA的高精度守时系统做了详细的分析和研究。研究的内容包括晶振信号分频产生 1PPS 信号的设计、时间基准信号同步技术、误差计算与储存、本地时钟输出等。为了使与时间基准信号同步时同步精度优于1us，采用上升沿同步法即当精准1PPS信号到来时同时输出本地时钟信号。当精准信号丢失后采用预设误差值补偿法来维持本地时钟的稳定输出[9]。为了能够使守时模块轻巧，结构简洁，选择FPGA作为主要开发工具，由此设计出来的守时模块具有系统小型化、 低功耗、 低开发和维护成本等优点,并且可以方便地实现系统功能，以用来满足守时系统对时间精度的高要求。与此同时本课题设计的模块实现途径简单，且不受地域的影响，可适用于绝大多数情况，且精度高稳定性也好，有着良好的发展前景[10-13]。
守时模块需要晶振来做时钟信号，虽然晶振的随机误差较小，但存在较大的累积误差。所以用晶振来做守时时钟信号源时间长了偏差会很大。因此使用计数器和比较器对高精度晶振进行分频，产生晶振秒时钟信号；晶振秒时钟与GPS秒时钟进行相位比较，由此可以产生偏差序列；对误差进行估计，由此对晶振的累积误差进行修正，便可简单的构造出高精度时钟发生装置[14-15]。
以上是毕业论文文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
