文献综述（或调研报告）：
嵌入式软件仿真是软件测试的重要手段之一，它利用系统仿真技术对嵌入式微处理器进行模拟，构建虚拟的软件、硬件平台来对嵌入式软件进行测试，并可以利用它对芯片设计进行辅助和引导。这样的平台可以集成到各种处理器芯片的开发、测试工具中，对于保证嵌入式软件的稳定运行、嵌入式微处理器的高效运作，都将起到十分重要的作用。对于该领域的探索和研究，在理论和应用上都有较高的价值。本项目就是遵循这一思路进行的一次大胆而有益的尝试。 现有的嵌入式仿真软件大多只能仿真某个特定型号的处理器，针对性较强。本项目提出了设计一个通用嵌入式微处理器仿真平台的想法，即利用同一个仿真平台模拟多种仿真对象，并可能在后期实现不同平台的对接。 本文侧重于对嵌入式微处理器内部各种硬件接口资源进行仿真。在Qt平台下，利用MVC编程方式，可以实现对CPU内核、存储器、I/O口、中断系统、定时器/计数器等常见的硬件资源进行了软件模拟。在设计过程中还参考借鉴了设计模式理论和面向对象软件编程思想，以此来实现平台的扩展性、通用性。对通用仿真平台的功能测试表明，各仿真模块较为完整地模拟了真实硬件的运行机制，各模块之间可以协调地工作。该平台的设计及实现方法，可以应用到其他类型处理器的仿真当中，为将来建立一种全面通用的嵌入式软件自动测试系统打下了基础。
软件形式的CPU 模拟器是现代桌面处理器和嵌入式处理器设计的重要前期步骤，它在硬件处理器的设计流程中的作用有两个方面：(1)在设计初期，探索处理器体系结构的设计形式，并分析其对处理器性能的影响。(2)辅助硬件设计，用和底层硬件结构类似的软件语法描述硬件行为，能有效简化硬件设计的复杂度。
针对我们需要实现的调试器功能，可以在实际运行的模拟器中加入对应调试控制器，其状态图如下：
文献中提出了一种通过使用硬件仿真来加快行为系统描述的验证速度的方法。该方法允许一个正在运行的特定行为的VHDL(超高速集成电路硬件描述语言)的硬件进行源代码调试，类似于在软件编程语言中的源代码调试。文章讨论了源代码级仿真问题，以及如何修改高层次的综合产生的电路，以便和断点协同工作。展示了该方法中断点的编码和检测的细节。所提出的方法允许在没有严重拖慢电路运行或者急剧增加电路的大小的情况下表示硬件断点检测。
可供改进的还有对应指令集在实际模拟器运行中的相似的冗余行为压缩，以提高仿真速度。建立在时钟精确的处理器仿真模型上，尽可能在保证模拟CPU的时序正确的情况下，通过压缩时间域或空间域的仿真冗余，以期实现大幅压缩仿真事件，提升仿真速度，从而克服软件仿真在逻辑仿真中速度过慢的特点，使的调试的等待时间大幅缩减。
参考文献：
- 孟建熠，黄凯，严晓浪，葛海通. 应用于SoC功能验证的快速处理器仿真模型.浙江大学学报. 43(3),2009
- Koch G H, Rosenstiel W. Breakpoints and breakpoint detection in source-level emulation. ACM Trans on Design Automation of Electronic Systems,1998.
- 薛勃，周玉洁，MIPS32指令级兼容的CPU模拟器设计，计算机工程，Vol.35(1),2009, 263-265
- 陈波，通用嵌入式微处理器仿真平台的研究与实现，厦门大学硕士论文，2009
以上是毕业论文文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
